Mit watchOS 3 auf der WWDC im Juni eingeführt, zeigte Apple die Fähigkeit, mehrere Apple-Watch-Anwendungen zu bleiben aktiv und erfrischend im Hintergrund bleiben, anerkannt, dass seine ersten Ansatz zur Verwaltung von Strom-und anderen System-Ressourcen war konservativ, aber die reale Erfahrung hatte Dass das Gerät anspruchsvollere Aufgaben erledigt.
Zusätzlich zu Software-Verbesserungen müssen zukünftige Generationen der Apple Watch auf der Hardware-Ebene effizienter werden, mit neuen Versionen des S1-Chips, die als das Gehirn des Geräts dient, das ein primäres Ziel für Verbesserungen ist. In diesem Sinne haben wir einen technischen Blick darauf geworfen, was die Zukunft für die Halbleitertechnologie halten könnte, da es sich um batteriebetriebene Geräte wie die Apple Watch handelt.
Da Transistoren ihre physikalischen Größengrenzen in modernen Halbleiterprozessen erreichen, wird es schwieriger und damit teurer, sie kleiner zu machen. Zusätzlich zu den Kosten pro Transistor, die nicht mehr schrumpfen, wird es auch schwieriger, Abfall-Energie oder Leckage zu kontrollieren. Neue Transistor-Geometrien wie nicht-planare "3D" FinFETs werden immer beliebter, um Geräteleckage zu adressieren, aber da Verschleißteile wie die Apple Watch begonnen haben, das Interesse der Verbraucher zu erzeugen, sind die Gewinne, die in diesen Halbleiterprozessen gesehen werden, einfach noch nicht genug.
Für eine tragbare Gerät wie die Apple Watch, Steuerung Stromverbrauch während das Gerät im Ruhezustand ist im Standby-Modus ist entscheidend, um die gesamte Batterie Leben wettbewerbsfähig. Die Notwendigkeit für Ultra-Low-Power und billigere Silizium-Prozesse, die auch Leistung wettbewerbsfähig gemacht haben Weg für Transistoren mit traditionellen Lithographie-Techniken mit höheren Substrat-Kosten gemacht gemacht.
Die führende Kandidatentechnologie dieser Sorte ist vollständig verarmter Silizium-auf-Isolator oder FD-SOI. FD-SOI-Technologie innovativ auf traditionellen "Bulk" -Transistoren (gesehen in Apple-Geräte vor und einschließlich der A8) in zwei Hauptrichtungen. Die erste Verbesserung ist, dass der ultradünne Kanal oben auf dem isolierenden Körper die Notwendigkeit, den Kanal mit zusätzlichen positiven oder negativen Ladungsträgern zu beseitigen, beseitigt, wodurch eine Quelle von Gerätevariation eliminiert wird, die die Leistungsoptimierung verletzen kann. Die zweite Verbesserung ist, dass der isolierende Körper und andere Eigenschaften drastisch reduzieren Leckstrom.
Die zusätzlichen Vorteile dieses Verfahrens liegen in der Fähigkeit, die Transistorschaltleistung durch Vorspannung des Transistorkörpers dynamisch zu steuern. Dies kann auch bei herkömmlichen Halbleitern vom massiven Typ geschehen, jedoch auf Kosten der Auswirkungen der Leckageleistung. Bei FD-SOI-Transistoren ist der Effekt, dass die Leistung der Transistoren in Echtzeit moduliert werden kann.
Moderne Chips weisen bereits mehrere Formen der dynamischen Frequenz- und Spannungsskalierung (DVFS) auf, aber die Fähigkeit, FD-SOI-Transistoren zu steuern, ist sogar noch stärker durch die Verwendung einer Vorwärts-Vorspannung. Die Transistoren können dynamisch gesteuert werden, um schneller zu schalten, indem der Betrag der Spannung moduliert wird, die an das Vorrichtungsgatter angelegt werden muß, um effektiv einen Kanal zum Betreiben des Transistors zu bilden.
Diese dynamische Steuerung zwischen Vorwärts- und Rückkörpervorspannung bedeutet, dass die Transistoren bei extrem niedrigen Spannungen nahe dem Schwellenpunkt betrieben werden können. Bei einem Betrieb von nur 0,5 V kann der Energieverbrauch drastisch reduziert werden, da die Energie des Geräts oft direkt mit dem Quadrat (oder dem Würfel) der angelegten Spannung korreliert.
Der Grund, warum diese Technologie für Verschleißteile von Bedeutung
ist, liegt darin, dass das Hauptsystem auf einem Chip (SoC) einen so
großen Teil des Stromverbrauchs des Geräts ausführen kann, insbesondere,
wenn der meisten Gebrauch im Leerlauf ist, wie dies in dem
Android-basierten Beispiel rechts dargestellt ist. Reviews haben gezeigt, dass der falsche SoC die Batterieleistung einer SmartWatch absolut töten kann.
Der andere große Faktor in einem smartwatch Batterieverbrauch wäre der
Bildschirm - eine Komponente, wo Apple ist viel mehr an der direkten
Barmherzigkeit der Anbieter, um ein akzeptables Produkt liefern. Der rasante Design-Turnaround der Apple-Prozessor-Gruppen sowie die gleichzeitige Einführung der A9 SoC auf konkurrierende FinFET-Prozesse zeigen, dass Apple die technische Bandbreite beibehält, einen zusätzlichen Designprozess in seine Mischung einzuführen. In der Tat wissen wir, dass die ursprüngliche S1 SoC featured in der Debüt-Apple-Watch wurde auf Samsung 28nm LP-Prozess, im Gegensatz zu den führenden 20nm-Prozess, der zu der Zeit zur Verfügung stehen würde hergestellt.
Es ist nicht unvernünftig zu denken, dass Apple könnte eine etwas laterale bewegen, um Samsung's 28nm FD-SOI-Prozess zu verabschieden, die verfügbar ist jetzt. Weiter unten ist die Möglichkeit eines 22nm FD-SOI-Prozesses, und die Technologie wird zweifellos weiter wachsen, wenn der Markt die Nachfrage im Laufe der Zeit beweist.
FD-SOI hat auch enorme Versprechen für analoge und HF-Schaltung Anwendungen aufgrund seiner geringen Leckage-Eigenschaften. Es wäre nicht überraschend, dass RF-Front-End-Anbieter wie Qualcomm FD-SOI für ihre Modem- und Multiband-Verstärker-Anwendungen annehmen und sollte Apple die Einstellung von Ingenieuren mit HF-Know-how jemals zum Tragen kommen, wäre es ein geeigneter Kandidat Für mehr benutzerdefinierte Teile direkt von Apple. Auf jeden Fall nicht überrascht sein, wenn Analysen der nächsten Apple Watch haben ein paar Überraschungen im Speicher, wenn die Teardown-Unternehmen erhalten ihre Mikroskope aus.
Verwandte Zusammenfassungen: Apple Watch, watchOS 2, watchOS 3
Größe und Tag: FD-SOI
Einkaufsführer: Apple Watch (Achtung)
Diskutieren Sie diesen Artikel in unserem Forum mehr sehen Replica Schweizer rolex und fake rolex
没有评论:
发表评论